【申萬宏源】必然的碎片化AI落地，哪種路徑可能勝出？ | 元宇宙Meta洞見
大規(guī)模預訓GPT(Generative PreTraining)是OpenAI在2018年提出的模型，大規(guī)模預訓練模型（大模型）漸漸成為了AI算法領域的熱點。AI產(chǎn)業(yè)鏈：從算力到應用工作流程視角?
國產(chǎn)RISC-V領域在近期迎來了歷史性的突破，知名芯片設計企業(yè)睿思芯科在深圳隆重發(fā)布了中國首款全自研的高性能RISC-V服務器處理器——靈羽處理器。這款處理器的問世，標志著中國在服務器處理器自主研發(fā)領域邁出了重要的一步。
3月31日，在靈羽處理器的發(fā)布會現(xiàn)場，睿思芯科還舉辦了用戶啟航儀式，慶祝這一重要時刻。服務器處理器領域的技術門檻極高，不僅要求算力、功耗、接口等性能指標的極致表現(xiàn)，還對生態(tài)兼容性、穩(wěn)定性和安全性提出了嚴苛的要求。因此，這一領域長期被視為國產(chǎn)處理器研發(fā)領域的“珠穆朗瑪峰”，難以攀登。
RISC-V作為一種新興的指令集架構，由加州大學伯克利分校主導設計，以開源、模塊化和可定制為核心特性，擺脫了傳統(tǒng)架構的授權束縛和地緣風險。從最初的AIoT、MCU等輕量級應用場景，到如今的高性能服務器處理器，RISC-V正逐漸成為全球計算架構變革的關鍵力量。而睿思芯科則是這股變革中的一股不可忽視的中國力量。
睿思芯科的創(chuàng)始人、董事會主席兼CEO譚章熹博士，是RISC-V發(fā)明者David Patterson教授的關門弟子，也是唯一的中國大陸博士生。他基于伯克利的先進方法，結合自己對RISC-V十多年的深入研究和實踐，帶領團隊建立了一套快速迭代的微架構和軟硬件一體設計工藝協(xié)同優(yōu)化的完整技術體系。正是這樣的技術積累，使得睿思芯科能夠成功研發(fā)出靈羽處理器。
靈羽處理器的發(fā)布，打破了國產(chǎn)服務器處理器領域長期存在的“不可能三角”——高性能、CPU核心研發(fā)和SoC芯片研發(fā)難以三者兼得的問題。這款處理器不僅具備高性能，還擁有高獨立性，是首款具備實用能力的國產(chǎn)服務器處理器。
從伯克利實驗室到深圳，精簡指令集（RISC）的發(fā)展經(jīng)歷了四十年的傳承。精簡指令集誕生于上世紀80年代，旨在通過更簡潔高效的指令架構，提升芯片在面積、功耗受限場景下的執(zhí)行效率。從MIPS、SPARC、PowerPC到ARM，RISC架構推動了計算從工作站、PC走向移動計算和智能終端。
睿思芯科的董事會副主席容志誠博士，是精簡指令集發(fā)展的親歷者。他在紐約成長，24歲時就獲得了首項芯片設計專利，隨后在加州大學伯克利分校獲得電子工程與計算機博士學位，師從“現(xiàn)代計算機架構之父”David Patterson教授。容志誠博士深度參與了RISC-I與RISC-II兩代架構的演進，并在Sun Microsystems創(chuàng)立了首個64位UltraSPARC精簡指令集處理器團隊，擔任首席架構師，成為SPARCv9 64位指令集架構國際標準的起草者之一。
容志誠博士后加入英特爾，擔任英特爾中國首席技術官，并創(chuàng)立了英特爾中國研發(fā)中心。他在中美兩地持續(xù)推動軟硬件系統(tǒng)創(chuàng)新，見證了三代RISC架構的產(chǎn)業(yè)更迭，擁有超過60項專利，應用于最前沿的微處理器和計算機制造技術中。
譚章熹博士則是RISC-V指令集最早一批技術奠基者之一。他從清華大學畢業(yè)后赴伯克利深造，加入由Patterson教授主導的RISC-V項目組，從項目早期就參與RISC-V指令集的設計、標準制定與驗證推廣。畢業(yè)后，譚博士加入Pure Storage公司，是其首位芯片設計工程師，參與了關鍵產(chǎn)品FlashBlade的設計。2017年，他在硅谷創(chuàng)立了自動駕駛芯片公司OURS Technology，并在短時間內(nèi)成功將其出售給美國自動駕駛獨角獸Aurora。
2018年，譚章熹博士選擇回國創(chuàng)業(yè)，在深圳創(chuàng)辦睿思芯科，專注于RISC-V芯片產(chǎn)品的研發(fā)。他立下了目標：“希望每一行處理器代碼都由中國人寫出來。”在他看來，芯片屬于工程科學，必須走出實驗室，走向產(chǎn)業(yè)，才能實現(xiàn)真正的工程迭代和長期突破。
靈羽處理器是睿思芯科多年技術積累的結晶。這款處理器專為高密度推理場景設計，如大語言模型，其性能指標已經(jīng)比肩Intel和AMD等主流服務器處理器。在性能及能效比方面，靈羽處理器基于公司自研的CPU IP和NoC（片上網(wǎng)絡）IP，采用“一芯雙核”架構，即32核高性能通用CPU加8核智算LPU，實現(xiàn)了先進亂序執(zhí)行、高速數(shù)據(jù)通路與Mesh互聯(lián)結構。同時，通過軟硬件結合的設計-工藝協(xié)同優(yōu)化，顯著提升了運算中的能效比，優(yōu)化了總體擁有成本（TCO）。
在內(nèi)存與I/O架構上，靈羽處理器也進行了全面升級，支持DDR5高速內(nèi)存、PCIe 5.0標準和CXL 2.0協(xié)議，提供高達8路互聯(lián)能力。這使其能夠滿足大模型時代多種新型計算需求，包括20盤以上NVMe全閃存儲服務器、8卡GPU直連、最高320核高密度算力以及多達6張400Gbps高性能網(wǎng)卡等復雜部署環(huán)境。靈羽處理器還具備企業(yè)級RAS特性，滿足RISC-V服務器標準，內(nèi)置專用管理核心并支持動態(tài)調(diào)節(jié)，保障高負載運行的穩(wěn)定性，滿足企業(yè)級數(shù)據(jù)中心需求。
靈羽處理器的發(fā)布，不僅展現(xiàn)了睿思芯科在高性能RISC-V處理器領域的技術領先，也展示了其基于CPU核心與NoC結構的全面自研能力，以及通過軟硬件一體化設計的協(xié)同優(yōu)化體系，實現(xiàn)高性能、高自主、高完整度的能力。
在發(fā)布靈羽處理器之前，睿思芯科已經(jīng)通過多個差異化CPU核心IP產(chǎn)品持續(xù)積累核心優(yōu)勢。2022年中發(fā)布的V7 DSP是全球首個將向量核引入專業(yè)音頻DSP領域的產(chǎn)品，已在國際頭部客戶中集成量產(chǎn)。2022年底發(fā)布的P600則是業(yè)內(nèi)首批商用支持RVV 1.0向量擴展的高性能處理器IP，采用亂序多發(fā)射架構，支持DDR5、PCIe Gen5等高帶寬接口，已被用于多個數(shù)據(jù)中心場景。P600架構中的亂序執(zhí)行、Mesh NoC以及SoC級的性能調(diào)優(yōu)機制，也是靈羽處理器的重要技術基石。
睿思芯科的產(chǎn)品路徑表明，在RISC-V的開放體系下，企業(yè)可以真正參與架構演化，基于自主技術快速響應新需求，而不是像X86或ARM體系那樣只能依賴外購IP等待更新。這種開放性為中國芯片產(chǎn)業(yè)打開了一扇真正意義上的“自主可控”之門。
從伯克利實驗室到深圳高性能服務器，從SPARC到RISC-V，從一個人的技術延續(xù)到一代人的工程體系，精簡指令集的故事在中國迎來了新的轉折點。睿思芯科與靈羽處理器的成功，不僅是中國芯片產(chǎn)業(yè)的一次重大突破，也是全球計算架構變革中的一個重要里程碑。
本文鏈接：http://www.www897cc.com/showinfo-45-12121-0.htmlRISC-V中國芯突破！睿思芯科靈羽處理器打破高性能“不可能三角”
聲明：本網(wǎng)頁內(nèi)容旨在傳播知識，若有侵權等問題請及時與本網(wǎng)聯(lián)系，我們將在第一時間刪除處理。郵件：2376512515@qq.com
Copyright ? 2016-2023 天津谷騏科技有限公司 版權所有 sitemap.xml
違法及侵權請聯(lián)系：2376512515@qq.com 津ICP備18001702號
津公網(wǎng)安備 12010102000574號