中國臺灣創(chuàng)意電子采用臺積電5奈米技術(shù)的HBM3 IP已通過矽驗證，并已推出采用3奈米技術(shù)的HBM3 IP。
ASIC廠商創(chuàng)意電子(GUC)日前宣布，該公司采用臺積電5奈米制程技術(shù)的HBM3 IP解決方案已通過8.4 Gbps矽驗證。此方案采用臺積電領(lǐng)先業(yè)界的CoWoS技術(shù)，以結(jié)合功能完善的HBM3控制器、實體層IP，以及廠商HBM3記憶體。該平臺已于 2023年臺積電北美技術(shù)論壇的合作伙伴展示區(qū)內(nèi)公開展示。
自2020年起，許多客戶皆采用創(chuàng)意電子旗下的HBM控制器和實體層IP來進(jìn)行 HPC ASIC生產(chǎn)。而HBM記憶體廠商正持續(xù)將傳輸率和記憶體大小從HBM3提升至HBM3E/P，并在HBM4進(jìn)一步加寬訊號匯流排寬度。然而，在基本DRAM時序參數(shù)未改變的情況下，HBM控制器亦需不斷強(qiáng)化以提高匯流排利用率。創(chuàng)意電子的HBM3控制器可在隨機(jī)存取時，實現(xiàn)超過90%的匯流排利用率并保有低延遲性。
創(chuàng)意電子采用臺積電5奈米技術(shù)的HBM3 IP已通過矽驗證，并已推出采用3奈米技術(shù)的HBM3 IP。此IP支援臺積電的CoWoS-S和CoWoS-R，并可達(dá)到目前尚在規(guī)劃中的下一代HBM3E/P 記憶體的速度。