近日,聯電推出了業界首個RFSOI 3D IC解決方案,將其55奈米RFSOI制程平臺與硅堆棧技術相結合,實現了在不損失射頻(RF)性能的情況下將芯片尺寸縮小超過45%的突破。這一創新技術將被應用于手機、物聯網和AR/VR等領域,為加速5G世代的到來鋪平道路。該技術已獲得多項國際專利,并即將投入量產。
RFSOI制程是用于射頻芯片的晶圓制造,主要應用于低噪聲放大器、開關和天線調諧器等領域。隨著智能手機對頻段數量需求的增長,聯電的RFSOI 3D IC解決方案利用晶圓對晶圓的鍵合技術,成功解決了射頻堆棧常見的干擾問題,通過垂直堆疊芯片的方式,實現了關鍵組件的面積縮小,應對了整合更多射頻前端模塊的挑戰。
據悉,該解決方案涵蓋了從130到40奈米的制程技術,采用了8吋和12吋晶圓生產,已有超過500個產品設計定案,出貨量高達380多億顆。
聯電技術開發處執行處長馬瑞吉表示,這一突破性技術不僅能夠解決5G/6G智能手機頻段需求增加所帶來的挑戰,還將在行動、物聯網和虛擬現實等領域中發揮重要作用,為更快的數據傳輸提供支持。未來,聯電將繼續致力于開發類似5G毫米波芯片堆棧技術的解決方案,以滿足客戶對射頻芯片的不斷增長的需求。
本文鏈接:http://www.www897cc.com/showinfo-22-86850-0.htmldata-v-67308836>聯電推出RFSOI 3D IC解決方案,為5G鋪路
聲明:本網頁內容旨在傳播知識,若有侵權等問題請及時與本網聯系,我們將在第一時間刪除處理。郵件:2376512515@qq.com