Cadence公司近日宣布與Samsung Foundry開展廣泛合作，旨在加速Samsung Foundry先進全環(huán)繞柵極(GAA)節(jié)點上AI和3D-IC半導體設計的速度。此次合作涉及多個方面，包括Cadence.AI數(shù)字與模擬工具的優(yōu)化、3D-IC技術的應用、以及面向下一代AI設計的IP產(chǎn)品組合和工具，共同推進了業(yè)界要求最苛刻應用中的系統(tǒng)和半導體開發(fā)。
0kp28資訊網(wǎng)——每日最新資訊28at.com

0kp28資訊網(wǎng)——每日最新資訊28at.com

Cadence針對Samsung Foundry的SF2 GAA平臺推出了優(yōu)化的Cadence.AI工具，成功將漏電功耗降低10%以上，并已獲得SF2認證的背面實現(xiàn)流程，加速了先進設計的開發(fā)。此外，Cadence Integrity3D-IC平臺適用于Samsung的所有多晶粒集成產(chǎn)品，通過早期分析和封裝感知功能，加快了堆疊芯粒的設計和組裝速度。0kp28資訊網(wǎng)——每日最新資訊28at.com

0kp28資訊網(wǎng)——每日最新資訊28at.com

Cadence還為Samsung Foundry的多晶粒產(chǎn)品提供解決方案，包括熱翹曲分析和系統(tǒng)級電路布局驗證等差異化技術。同時，Cadence的Virtuoso Studio流程成功部署，用于模擬電路工藝遷移，大幅縮短了設計周期。0kp28資訊網(wǎng)——每日最新資訊28at.com

0kp28資訊網(wǎng)——每日最新資訊28at.com

在射頻集成電路(RFIC)設計方面，Cadence與Samsung合作完成了48GHz功率放大器設計的流片，證實了強大、完整系統(tǒng)參考流程的硅驗證。此外，Cadence的Pegasus Verification System已通過Samsung Foundry 4nm和3nm工藝技術認證，優(yōu)化了物理驗證流程。0kp28資訊網(wǎng)——每日最新資訊28at.com

0kp28資訊網(wǎng)——每日最新資訊28at.com

Cadence的IP產(chǎn)品組合在Samsung的先進節(jié)點上提供全面的行業(yè)解決方案，包括112G-ULR SerDes、PCIe 6.0/5.0、UCIe、DDR5-8400等，為客戶提供了完整的平臺解決方案。Cadence還在加強與Samsung Foundry的合作，為SF4X和SF2上的GDDR7設計先進的內(nèi)存IP。0kp28資訊網(wǎng)——每日最新資訊28at.com

0kp28資訊網(wǎng)——每日最新資訊28at.com

最后，Cadence的先進驗證技術可應對AI設計復雜性，Samsung Foundry在SF3中應用了Cadence的Palladium Enterprise Emulation System等先進驗證技術，以滿足上市時間要求。此次合作將幫助雙方客戶高效地向市場交付具有競爭力的設計，突破AI、超大規(guī)模計算和移動SoC設計的極限。0kp28資訊網(wǎng)——每日最新資訊28at.com

0kp28資訊網(wǎng)——每日最新資訊28at.com