華為近期在技術(shù)創(chuàng)新領(lǐng)域再次邁出重要一步，一項(xiàng)關(guān)于“三進(jìn)制邏輯門(mén)電路、計(jì)算電路、芯片及電子設(shè)備”的專(zhuān)利信息由國(guó)家知識(shí)產(chǎn)權(quán)局正式公布。該專(zhuān)利的申請(qǐng)日期追溯至2023年9月18日，并于次年3月18日由華為技術(shù)有限公司對(duì)外揭曉，其公開(kāi)號(hào)為CN119652311A。tAv28資訊網(wǎng)——每日最新資訊28at.com

據(jù)專(zhuān)利摘要所述，華為此次提出的創(chuàng)新方案聚焦于三進(jìn)制邏輯門(mén)電路的設(shè)計(jì)。這一電路的獨(dú)特之處在于，它能夠?qū)崿F(xiàn)對(duì)輸入邏輯值的加1或減1操作。這一技術(shù)突破，依托于三值邏輯的27種單變量函數(shù)，為三進(jìn)制邏輯電路的應(yīng)用開(kāi)辟了新路徑。通過(guò)巧妙運(yùn)用這一邏輯門(mén)電路，可以顯著簡(jiǎn)化三進(jìn)制邏輯電路的結(jié)構(gòu)，有效減少電路中晶體管的數(shù)量，進(jìn)而降低整體功耗，并大幅提升計(jì)算效率。tAv28資訊網(wǎng)——每日最新資訊28at.com

tAv28資訊網(wǎng)——每日最新資訊28at.com

在當(dāng)前大數(shù)據(jù)時(shí)代背景下，處理海量數(shù)據(jù)對(duì)芯片的計(jì)算性能提出了更高要求。然而，傳統(tǒng)上通過(guò)縮小晶體管尺寸來(lái)提升性能的方法已面臨極限。因此，構(gòu)建大規(guī)模集成電路成為提升芯片性能的又一途徑。然而，這種做法同時(shí)也帶來(lái)了功耗增加和互聯(lián)復(fù)雜度提升的挑戰(zhàn)。在此背景下，三進(jìn)制邏輯以其提高信息密度的獨(dú)特優(yōu)勢(shì)，展現(xiàn)出超越二進(jìn)制邏輯的計(jì)算潛力。三進(jìn)制邏輯電路，憑借其更高的計(jì)算性能，成為業(yè)界的關(guān)注焦點(diǎn)。tAv28資訊網(wǎng)——每日最新資訊28at.com

作為構(gòu)成三進(jìn)制邏輯電路的基礎(chǔ)單元，三進(jìn)制邏輯門(mén)電路的設(shè)計(jì)顯得尤為關(guān)鍵。華為此次推出的專(zhuān)利，正是針對(duì)這一核心環(huán)節(jié)的創(chuàng)新嘗試。通過(guò)優(yōu)化三進(jìn)制邏輯門(mén)電路的設(shè)計(jì)，華為不僅簡(jiǎn)化了電路結(jié)構(gòu)，還實(shí)現(xiàn)了功耗的降低和計(jì)算效率的提升，為芯片技術(shù)的發(fā)展注入了新的活力。tAv28資訊網(wǎng)——每日最新資訊28at.com

本文鏈接：http://www.www897cc.com/showinfo-21-141792-0.html華為新專(zhuān)利：三進(jìn)制邏輯門(mén)電路，能否引領(lǐng)芯片計(jì)算效率革命？

聲明：本網(wǎng)頁(yè)內(nèi)容旨在傳播知識(shí)，若有侵權(quán)等問(wèn)題請(qǐng)及時(shí)與本網(wǎng)聯(lián)系，我們將在第一時(shí)間刪除處理。郵件：2376512515@qq.com

上一篇： 2025款小鵬X9全球首秀在即，全面升艙舒適體驗(yàn)將如何驚艷亮相？

下一篇： 合成數(shù)據(jù)助力，谷歌等大模型數(shù)學(xué)推理能力突飛猛進(jìn)！